您是否知道可简化IC电路验证过程的口径nmLVS-Recon技术？

能简化IC电路验证过程的口径nmLVS-Recon技术是什么？它有什么作用？为了帮助集成电路（IC）设计人员更快地完成设计收敛，西门子业务部门Mentor最近扩展了Calibre＆reg;。

使用口径nmLVS电路验证平台的侦察技术。

Calibre Recon技术于2019年推出，是Mentor Caliber nmDRC套件的扩展，旨在帮助客户在早期验证设计迭代期间快速，自动和准确地分析IC设计中的错误，从而大大缩短了设计周期并缩短了上市时间。

Calibre nmLVS-Recon解决方案可帮助芯片级系统（SoC）工程师，电路设计人员和IC电路验证团队在开发阶段的早期识别并解决选定的系统错误，从而减少了电路验证的总周转时间。

这些系统错误不仅会消耗宝贵的计算资源，而且还会产生数百万个错误的结果，其中许多是由于设计数据不完整引起的。

在分析早期设计时，Caliber nmLVS-Recon解决方案的早期采用者能够将运行时间提高10倍以上，并将内存需求降低3倍。

“ Calibre nmLVS-Recon为电路验证使用模型建立了新范例”。

三星电子设计支持副总裁钟国基说。

“通过将Calibre nmLVS-Recon技术与三星认证的Sign-off Calibre nmLVS设计套件相结合，我们的共同客户将能够在早期设计中实现更快的迭代，从而缩短LVS验证周期并在Samsung上实现快速出盘”。

nmLVS-Recon机芯技术基于灵活的配置框架，并支持多种使用模型，使设计团队能够选择和分析特定类型的电路验证问题。

该工具使用自动智能执行试探法来帮助用户在完整的Calibre nmLVS Signoff过程和Caliber Recon选择的电路验证检查之间无缝导航。

凭借用于数据分区，设计细分，数据重用，任务分配和错误管理的高级选项，Caliber nmLVS-Recon流程可与任何铸造厂/集成设备制造商（IDM）一样按原样使用。

可以组合使用，并且可以应用于任何过程技术节点。

早期的设计版本通常包含许多明显的系统冲突。

例如，违反诸如“短网”之类的违规行为被称为“短网”。

可能会导致数百万个错误，并消耗大量计算资源。

现在，电路验证工程师可以使用口径nmLVS-Recon短路隔离配置，以交互和迭代的方式快速有效地发现并解决此类违规问题。

内置此选项可实现最佳灵活性和设计分析意图更改，同时保持易用性和无缝使用模型转换。

“通过将Calibre nmLVS-Recon技术添加到Caliber平台，Mentor可以继续帮助客户面对日益复杂的IC设计挑战”。

Mentor的Calibre设计解决方案产品管理副总裁Michael Buehler-Garcia说。

“ Caliber nmDRC-Recon方法提供了早期的设计探索，已帮助多个设计团队节省了大量的布局验证时间。

现在，Mentor通过口径nmLVS-Recon技术带来了相同的优势。

在缩短电路验证的总周转时间的同时，还帮助设计团队解决了该问题。

当今芯片设计的复杂性”。

以上是Calibre nmLVS-Recon技术分析，可简化IC电路验证过程。

希望能对您有所帮助。